|
特許「電子ブロックシステム」により、論理回路の各種の実験を、60×60mm角のブロック素子配列で能率よく実習ができるよう工夫してあります。電子ブロック素子の内部には、表面に印刷した配線図通りに部品が配置され、電子記号と実物の対比が容易に行えます。このセットでは、標準TTL7400シリーズの各ICの動作実習を主目的としています。 |
| 後ろへ(Back.) | 次へ(Next) |

| ブロックパーツ名 | 数量 | ブロックパーツ名 | 数量 |
| 4ビットバイナリカウンタ | 1 | 4->1データセレクタ | 1 |
| CR設定ブロック | 1 | デュアル2->4デマルチプレクサ | 1 |
| 右4スイッチ | 1 | 8ビットシフトレジスタ | 1 |
| RS-FF4スイッチ | 1 | アップダウンBCDカウンタ | 1 |
| 左4スイッチ | 1 | アップダウンバイナリ−カウンタ | 1 |
| 4ビットインジケータ | 4 | デュアルRS-FF | 1 |
| 5ビットインジケータ | 1 | 4ビットバイナリ−全加算器 | 1 |
| 7セグメントLED | 1 | BCD->7セグメントデコーダー | 1 |
| RS-FF | 1 | 単安定マルチバイブレータ | 1 |
| NOT | 1 | 3->8デマルチプレクサ | 1 |
| OR | 1 | L リード | 2 |
| AND | 1 | T リード | 1 |
| OR | 1 | 電源供給ブロック | 1 |
| EX-OR | 1 | ブロックサイズ 60×60(mm) 実験パネル配列数 5×6(+4個) 電源 AC100V +5Vをブロックへ供給 木製ケース入り |
|
| D−FF | 1 | ||
| 4ビットラッチ | 1 | ||
| JK-FF | 1 | ||
| 4ビットコンパレータ | 1 | ||
![]() |
![]() |
![]() |
![]() |
|